말랑말랑슈가

불 대수 기본법칙 카르노맵 논리게이트 전파지연 (Propagation Delay) 평균 전이시간: 논리회로에 입력된 신호가 출력으로 전파되는데 걸리는 시간 계산기상 Operation Speed는 전파지연에 반비례 더 빠른 Gate를 사용함으로서 전파지연시간을 줄일 수 있음. ALU의 Parallel-adder에 전파지연을 줄이기 위해 Carry Look Ahead를 사용 전가산기(Full Adder) Sum = A⊕B⊕C Carry = (A⊕B)C+AB 반가산기(HA: Half Adder) Sum = A⊕B Carry = AB 디코더(Decoder) 플립플롭 (Flip-flop) 전원이 공급되는 한, 상태가 유지되는 회로 한 개가 1bit를 구성하는 2진 Cell 레지스터 구성의 기본소자 2개의 NAND..